1,4 lần: Băng thông AI tụt hậu, SK Hynix hé lộ lộ trình CPO

SK Hynix cùng nhóm nghiên cứu tại Đại học Virginia (University of Virginia) vừa công bố lộ trình công nghệ quang học đóng gói chung (CPO) thế hệ mới nhằm giảm nghẽn kết nối trong chip bán dẫn trí tuệ nhân tạo (AI), trong bối cảnh năng lực tính toán tăng gấp 3 lần mỗi hai năm nhưng băng thông kết nối giữa các linh kiện chỉ tăng khoảng 1,4 lần trong cùng khoảng thời gian.

Tờ STAR Market Daily (科创板日报) của Trung Quốc đưa tin ngày 20, nhóm nghiên cứu đã đăng bài báo chung trên tạp chí khoa học Nature Electronics, trình bày hướng phát triển công nghệ CPO cho lĩnh vực điện toán hiệu năng cao và AI. Theo tờ báo này, đây là lần đầu tiên SK Hynix công bố bản thiết kế công nghệ kiến trúc kết nối AI trên một tạp chí học thuật ở tầm mức này.

CPO là công nghệ đặt linh kiện quang học ở vị trí gần chip xử lý hoặc thiết bị chuyển mạch (switch) hơn, nhờ đó rút ngắn quãng đường tín hiệu điện phải di chuyển. Tín hiệu điện đi càng xa thì tổn hao và mức tiêu thụ điện càng lớn, nên tại các trung tâm dữ liệu AI quy mô lớn, nhu cầu đưa chip và linh kiện quang học lại gần nhau đang tăng lên.

Trong máy chủ và trung tâm dữ liệu AI, hiệu năng tính toán càng cao thì lượng dữ liệu trao đổi giữa các chip, giữa các máy chủ và giữa các bộ nhớ càng lớn. Nếu băng thông kết nối và hiệu suất năng lượng không theo kịp, hiệu suất sử dụng thực tế của thiết bị tính toán có thể bị kéo giảm.

Bài báo gọi hiện tượng chênh lệch tốc độ tăng trưởng nói trên là “bức tường băng thông” (bandwidth wall) — nút thắt cốt lõi khi mở rộng quy mô AI. Nhóm nghiên cứu đề xuất CPO là một trong những công nghệ có thể thu hẹp khoảng cách này. Trước đây, CPO chủ yếu được nhắc đến ở phạm vi đặt gần linh kiện quang học với thiết bị chuyển mạch mạng.

Điểm mới của lộ trình lần này là phạm vi ứng dụng CPO không chỉ dừng ở kết nối mạng. Nhóm nghiên cứu đưa ra hướng đi xa hơn: mở rộng CPO sang cả giao diện bộ nhớ (memory interface).

Nếu kết nối quang học được mở rộng tới giao diện bộ nhớ, nhiều bộ tăng tốc AI (AI accelerator) có thể cùng chia sẻ một vùng bộ nhớ chung. Theo nhóm nghiên cứu, cấu trúc này giúp nâng hiệu quả sử dụng bộ nhớ.

Hướng tiếp cận này gắn với xu hướng chung: nút thắt hạ tầng AI không chỉ nằm ở hiệu năng chip xử lý. Trước đó, TokenPost từng đưa tin chiến lược giải quyết nghẽn bộ nhớ và lưu trữ trong hạ tầng AI đang mở rộng theo hướng CXL và các cấu trúc bộ nhớ mở rộng.

Sự quan tâm dành cho CPO cũng đang lan sang lĩnh vực linh kiện kết nối quang học. TokenPost từng đưa tin CPO là công nghệ giúp nâng cao hiệu quả truyền dữ liệu và hiệu suất năng lượng, đồng thời đang trở thành đối tượng được xem xét trong chuỗi cung ứng trung tâm dữ liệu AI.

SK Hynix từng giải thích trên trang tin tức nội bộ (Newsroom) của hãng rằng kết nối điện truyền thống trong các mạng điện toán AI quy mô lớn đang gặp giới hạn mang tính cấu trúc về băng thông và hiệu suất năng lượng. Bài báo lần này mang tính chất một lộ trình công nghệ, gắn vấn đề đó với kiến trúc lấy bộ nhớ làm trung tâm.

Tuy nhiên, lần công bố này không phải thông báo ra mắt sản phẩm hay lịch trình sản xuất hàng loạt, mà là hướng mở rộng công nghệ CPO được trình bày qua bài báo khoa học và lộ trình kỹ thuật.

Thời điểm CPO thực sự được mở rộng tới giao diện bộ nhớ, cũng như phạm vi áp dụng vào sản phẩm thương mại, chưa được công bố. Điều được xác nhận qua lần công bố này là SK Hynix cùng nhóm nghiên cứu hợp tác đã trình bày hướng công nghệ nhằm giảm nghẽn kết nối AI dưới dạng một bài báo khoa học.

Nguồn tham khảo: PANews, SK hynix Newsroom