Năm 2028: Samsung đặt mục tiêu đưa High-NA EUV vào sản xuất DRAM

Samsung Electronics (005930) lên kế hoạch áp dụng thiết bị quang khắc High-NA EUV (High Numerical Aperture EUV) vào quy trình sản xuất hàng loạt DRAM tích hợp cao từ nay đến năm 2028. Hãng cũng tham gia nỗ lực chung của ngành nhằm chuyển đổi photomask từ chuẩn 6 inch sang 12 inch.

Samsung Electronics cho biết vào ngày 8 rằng công ty mở rộng hợp tác chiến lược với ASML (ASML) về công nghệ sản xuất bán dẫn thế hệ mới. Samsung xác định năm 2028 là thời điểm áp dụng High-NA EUV vào sản xuất hàng loạt DRAM, với mục tiêu trở thành hãng đầu tiên trong ngành triển khai công nghệ này.

Hợp tác lần này bao trùm cả quy trình sản xuất bộ nhớ lẫn xưởng đúc (foundry). Kế hoạch năm 2028 của Samsung chưa phải là kết quả sản xuất hàng loạt đã được xác nhận, mà là mục tiêu cần đạt được sau khi hoàn tất lắp đặt thiết bị và kiểm chứng quy trình.

High-NA EUV là công nghệ quang khắc cực tím thế hệ mới, sử dụng khẩu độ số (NA) cao hơn EUV hiện tại. ASML giải thích rằng nền tảng EXE của hãng có khẩu độ số 0,55, cao hơn mức 0,33 của thiết bị EUV thông thường.

Theo ASML, High-NA EUV có thể đạt độ phân giải khoảng 8 nanomet và hỗ trợ các node bộ nhớ có mật độ tương đương logic tiến trình 2 nanomet. Công nghệ này cũng được kỳ vọng giúp giảm số bước quy trình, giảm lỗi và rút ngắn thời gian chu kỳ sản xuất.

ASML cho biết thiết bị High-NA EUV có thể hỗ trợ sản xuất khối lượng lớn trong giai đoạn 2025-2026. Tuy nhiên, việc chuyển sang sản xuất hàng loạt thực tế còn phụ thuộc vào quá trình lắp đặt thiết bị, tối ưu hóa quy trình và ổn định tỷ lệ sản phẩm đạt chuẩn.

Việc chuyển đổi photomask sang chuẩn 12 inch mà Samsung đang cùng triển khai là hạng mục hợp tác nhằm nâng cao hiệu suất của High-NA EUV. Photomask là tấm khuôn dùng để chuyển họa tiết mạch lên tấm wafer. Samsung đánh giá mask cỡ lớn sẽ giúp cải thiện năng suất nhà máy, giảm chi phí sản xuất chip và giảm bớt hạn chế trong công đoạn ghép nối (stitching).

Tăng kích thước mask không chỉ đơn thuần là thay đổi thiết bị. Quá trình này đòi hỏi đồng bộ hóa cả khâu chế tạo mask, vật liệu, thiết bị và tiêu chuẩn quy trình. Samsung cho biết sẽ tham gia xây dựng hệ sinh thái này.

Tính hiệu quả kinh tế là biến số quyết định tốc độ phổ biến của High-NA EUV. Theo Reuters, một số phân tích cho rằng việc chuyển đổi quy mô lớn có thể chỉ đạt hiệu quả kinh tế vào khoảng năm 2030-2031, trong khi ASML đang chuẩn bị hệ thống cung ứng khoảng 20 thiết bị mỗi năm tính đến năm 2028.

Giá thiết bị High-NA EUV được đề cập ở mức khoảng 350-400 triệu USD (tương đương khoảng 470,8-538 tỷ won). ASML cho biết đã nhận được 10-20 đơn đặt hàng thiết bị High-NA EUV, nhưng quy mô triển khai thực tế theo từng khách hàng chưa được công bố.

SK Hynix (000660) cũng tuyên bố sẽ áp dụng High-NA EUV vào sản xuất hàng loạt DRAM từ năm 2028. Hãng đang cân nhắc tham gia liên minh chuyển đổi photomask 12 inch, cho thấy khả năng triển khai công nghệ này vào quy trình bộ nhớ ở cùng thời điểm với Samsung.

TSMC (TSM) và ASML công bố một sáng kiến hợp tác riêng nhằm chuyển đổi sang photomask 12 inch cỡ lớn. Hai bên đưa ra lộ trình xây dựng dây chuyền thử nghiệm (pilot line) vào năm 2031 và hoàn tất hệ sinh thái quang khắc phục vụ sản xuất node tiên tiến vào năm 2033. TSMC cho biết sẽ sử dụng High-NA EUV cho sản xuất hàng loạt quy trình cao cấp từ năm 2030.

Phạm vi cạnh tranh trong ngành bộ nhớ đang mở rộng, từ việc giành quyền tiếp cận thiết bị quang khắc sang cả khâu kiểm chứng mask và tỷ lệ sản phẩm đạt chuẩn. Tương tự trường hợp các khách hàng của ASML mở rộng cam kết đặt hàng thiết bị mà TokenPost từng đưa tin trước đó, dòng vốn đầu tư liên quan đến AI đang tiếp tục chảy vào việc chuyển đổi thiết bị và quy trình sản xuất logic tiên tiến lẫn bộ nhớ.

Lộ trình lần này của Samsung được đẩy sớm hơn so với các dự đoán trước đây. Các báo cáo trước đó từng nhận định thời điểm Samsung áp dụng High-NA EUV rơi vào khoảng năm 2029-2030, nhưng trong thông báo chính thức lần này, hãng đưa ra kế hoạch triển khai ngay từ năm 2028.

Phạm vi áp dụng thực tế vào sản xuất hàng loạt cũng như quy mô thiết bị của Samsung và SK Hynix hiện chưa được công bố. Samsung đang theo đuổi mục tiêu áp dụng công nghệ này cho DRAM vào năm 2028, trong khi TSMC và ASML dự kiến xây dựng dây chuyền thử nghiệm mask 12 inch vào năm 2031 và hoàn tất chuẩn bị sản xuất node tiên tiến vào năm 2033.