NAND xếp lớp trên 400 tầng, Samsung nhắm vào nút thắt bộ nhớ AI

Samsung Electronics vừa công bố nguyên mẫu BV-NAND với cấu trúc trên 400 tầng, cùng khái niệm zHBM xếp chồng bộ nhớ ngay trên bộ tăng tốc AI. Đây là ý tưởng nhằm rút ngắn khoảng cách di chuyển dữ liệu, qua đó giảm bớt nút thắt cổ chai về bộ nhớ và lưu trữ trong các hệ thống AI.

Samsung Electronics giới thiệu nguyên mẫu V10 Bonding V-NAND tại sự kiện Future of Memory and Storage 2026 diễn ra từ ngày 5 đến 7 (giờ Hàn Quốc) tại Santa Clara, bang California, Mỹ. Nguyên mẫu này, được gọi là BV-NAND, áp dụng cấu trúc trên 400 tầng cùng phương thức liên kết wafer (wafer bonding).

PANews đưa tin BV-NAND được thiết kế theo hướng nâng mật độ lưu trữ tăng khoảng 58% so với thế hệ NAND V9 trước đó. Đây không chỉ đơn thuần là tăng số lớp xếp chồng tế bào, mà còn thông qua liên kết wafer để đồng thời nâng mật độ lưu trữ cùng hiệu năng đọc, ghi và xuất nhập dữ liệu.

Liên kết wafer là phương thức chế tạo riêng biệt tấm wafer chứa các tế bào bộ nhớ và tấm wafer chứa mạch điện xung quanh, sau đó ghép hai tấm lại với nhau. Cách tiếp cận này tập trung vào việc đảm bảo đồng thời dung lượng lớn và hiệu suất năng lượng mà các hệ thống AI đòi hỏi.

Tại sự kiện, Samsung Electronics cũng trình bày các khái niệm zHBM và zNAND-O. Trong khi bộ nhớ băng thông cao (HBM) truyền thống được đặt cạnh bộ xử lý đồ họa (GPU) hoặc bộ tăng tốc AI, thì zHBM lại xếp chồng bộ nhớ theo chiều dọc ngay trên bộ tăng tốc, nhờ đó rút ngắn khoảng cách truyền dữ liệu.

Theo thông tin được công bố, mật độ lưu trữ của zHBM cao hơn hơn 10 lần so với HBM5 hiện tại, hiệu suất năng lượng đạt khoảng 3 lần, còn nhiệt trở giảm xuống dưới một nửa. Tuy nhiên, đây chỉ là các mục tiêu ở giai đoạn mô hình khái niệm, chưa phải thông số kỹ thuật chính thức của sản phẩm thương mại hóa.

Khi các mô hình AI ngày càng lớn, không chỉ hiệu năng của thiết bị tính toán mà tốc độ và hiệu quả di chuyển dữ liệu giữa thiết bị và bộ nhớ cũng trở nên quan trọng. Gánh nặng của trung tâm dữ liệu đang dịch chuyển từ năng lực tính toán sang dung lượng bộ nhớ, băng thông và cấu trúc di chuyển dữ liệu.

Ý tưởng này gắn liền với xu hướng chung của ngành trong việc ứng phó với nút thắt bộ nhớ AI thông qua công nghệ gộp bộ nhớ dựa trên CXL. Cũng tại sự kiện này, Marvell Technology giới thiệu bộ chuyển mạch CXL 260 làn, được thiết kế để CPU và GPU có thể truy cập vào bộ nhớ tách rời bên ngoài.

Trước đó, tại FMS 2025, Samsung Electronics cũng từng đưa HBM4, HBM4E, HBM tùy chỉnh, mở rộng bộ nhớ dựa trên CXL và lưu trữ cấp bộ nhớ dựa trên Z-NAND trở thành các trụ cột chính của hạ tầng trung tâm dữ liệu thế hệ tiếp theo. Khác với HBM-PIM tích hợp chức năng tính toán bên trong bộ nhớ, zHBM là cách tiếp cận thay đổi cấu trúc đóng gói và xếp chồng để rút ngắn khoảng cách vật lý.

TrendForce nhận định trong một bài đăng trên LinkedIn rằng zHBM là cấu trúc nhắm đến việc mở rộng băng thông bằng cách xếp chồng bộ nhớ lên trên GPU. Đồng thời, TrendForce cũng lưu ý rằng Samsung Electronics chưa đưa ra lộ trình thương mại hóa rõ ràng.

Lần công bố này cho thấy cuộc cạnh tranh HBM đang mở rộng vượt ra ngoài việc chuyển đổi thế hệ, trở thành cuộc đua tích hợp giữa đóng gói, gia công bán dẫn (foundry) và bộ nhớ. Samsung Electronics từ trước đến nay vẫn nhấn mạnh việc sở hữu đồng thời năng lực bộ nhớ, gia công bán dẫn và đóng gói là điểm khác biệt trong chiến lược bộ nhớ AI của hãng.

Chưa xác nhận được mối liên hệ trực tiếp nào với ngành công nghiệp tiền mã hóa và blockchain. Tại sự kiện, các công nghệ bộ nhớ và lưu trữ phục vụ hệ thống AI, trung tâm dữ liệu và hạ tầng quy mô siêu lớn được đưa ra làm chủ đề chính, và FMS 2026 dự kiến diễn ra đến hết ngày 7 (giờ Hàn Quốc).