Cognichip: Thiết kế chip từ đặc tả 55 trang mất 10 ngày

Cognichip cho biết một kỹ sư đã hoàn tất thiết kế chip ở giai đoạn đầu trong 10 ngày, dựa trên bản đặc tả dài 55 trang. Công ty nói rằng với phương pháp hiện nay, cả nhóm thiết kế cần khoảng 20 tuần (4–5 tháng) để làm công việc tương tự.

Trong thông cáo ngày 14 tháng 9, Cognichip cho biết đây là kết quả đánh giá tại một công ty thiết kế chip không sở hữu nhà máy sản xuất, thuộc nhóm 20 công ty hàng đầu toàn cầu. Cuộc phỏng vấn của Tom's Hardware công bố ngày 11 tháng 11 cũng đề cập đến kết quả này.

Thiết kế front-end là bước chuyển các yêu cầu trong bản đặc tả thành cấu trúc logic mà mạch điện sẽ triển khai. Công việc này diễn ra trước khi dữ liệu thiết kế được chuyển sang khâu sản xuất.

Trong đợt đánh giá, kỹ sư thiết kế vi kiến trúc, viết RTL, thực hiện xác minh chức năng và tối ưu hóa công suất, hiệu năng, diện tích (PPA). RTL là dạng biểu diễn thiết kế mô tả cách mạch số xử lý dữ liệu.

Tài liệu làm cơ sở là bản đặc tả do khách hàng soạn sẵn. Vì vậy, con số 10 ngày không bao gồm thời gian soạn đặc tả, sản xuất hay thử nghiệm chip thực tế, và không nên được hiểu là toàn bộ thời gian phát triển.

ACI hướng đến thiết kế ASIC và FPGA. ASIC là chip được chế tạo cho một mục đích cụ thể, còn FPGA có thể được cấu hình lại chức năng sau khi sản xuất.

Cognichip cho biết họ đã phát triển mô hình AI thiết kế có tích hợp các đặc tính vật lý của chất bán dẫn vào cấu trúc mô hình. Theo công ty, cách tiếp cận này khác với việc bổ sung tính năng thiết kế vào một mô hình ngôn ngữ đa dụng.

Crypto Briefing đưa tin rằng trong một buổi trình diễn, Cognichip đã giảm 18% công suất rò rỉ và đạt timing closure ở mức 2,4 GHz. Đây là các chỉ số trong bản trình diễn do công ty công bố.

Công suất rò rỉ là phần điện năng thất thoát ngay cả khi transistor không hoạt động. Timing closure là quá trình kiểm tra để bảo đảm tín hiệu đến đúng thời hạn theo tốc độ xung nhịp thiết kế.

Sản phẩm doanh nghiệp ACI Enterprise có tính năng kiểm soát nhằm ngăn thông tin thiết kế của khách hàng được chuyển vào quá trình huấn luyện AI của bên thứ ba. Cognichip cho biết dữ liệu thiết kế được lưu trong tường lửa của khách hàng.

Cognichip cho biết ACI Enterprise đang được sử dụng trong hơn 40 dự án hợp tác, bao gồm các dự án với Renesas (6723) và SiTime (SITM). Con số này là số dự án hợp tác, không đồng nghĩa với 40 khách hàng.

Cognichip được thành lập năm 2024. Trong thông cáo ngày 14 tháng 9, công ty cho biết đã huy động tổng cộng 93 triệu USD (khoảng 124,8 tỷ won Hàn Quốc).

Tự động hóa thiết kế bán dẫn cũng nhắm đến gánh nặng chi phí lớn. Trong cùng thông cáo, Cognichip ước tính một lần tape-out ở tiến trình tiên tiến có chi phí từ 40 triệu đến 100 triệu USD (khoảng 53,7–134,2 tỷ won Hàn Quốc). Tape-out là bước chuyển dữ liệu thiết kế sang sản xuất.

Trong thông cáo ngày 14 tháng 9, Cognichip dự báo tình trạng thiếu nhân lực thiết kế bán dẫn có thể vượt 1 triệu người vào năm 2030. Công ty cũng cho biết ACI có thể giúp ngành tăng gấp 2–3 lần số chip được thiết kế mỗi năm.

Một số công ty khác cũng đang đưa AI vào công cụ thiết kế bán dẫn. TokenPost trước đó đưa tin OpenAI và Synopsys dự định cùng phát triển một hệ thống AI có thể vận hành công cụ thiết kế và diễn giải kết quả. Trong thông cáo ngày 14 tháng 9, Cognichip cho biết ACI Enterprise đã được cung cấp thương mại và đang triển khai cho khách hàng.