381 chip đã sản xuất, Huawei công bố hướng giảm độ trễ tín hiệu

Huawei đã đề xuất “Định luật giảm tỷ lệ Tau” (Tau Scaling Law) làm hướng thiết kế chip mới, tập trung rút ngắn thời gian trễ tín hiệu thay vì tiếp tục thu nhỏ kích thước bóng bán dẫn. Công ty cho biết đã dựa trên nguyên tắc này để thiết kế và sản xuất 381 loại chip trong 6 năm qua.

Theo thông báo chính thức của Huawei, ông He Tingbo, Chủ tịch mảng bán dẫn của Huawei, đã công bố Định luật giảm tỷ lệ Tau tại Hội nghị chuyên đề quốc tế về mạch và hệ thống (ISCAS 2026) của IEEE tổ chức ở Thượng Hải ngày 25 tháng 5. Ý tưởng cốt lõi là thay thế quá trình thu nhỏ hình học truyền thống bằng thu nhỏ về thời gian.

Thay vì tiếp tục giảm kích thước bóng bán dẫn, Định luật giảm tỷ lệ Tau tập trung rút ngắn thời gian tín hiệu truyền qua linh kiện, mạch, chip và hệ thống. Huawei cho rằng nếu hạ hằng số thời gian tau (τ) ở từng giai đoạn, hiệu năng, hiệu quả năng lượng và mật độ bóng bán dẫn đều có thể được cải thiện.

Công nghệ được Huawei giới thiệu để hiện thực hóa định luật này là LogicFolding. Đây là phương pháp tái cấu trúc bố trí mạch và đường dẫn tín hiệu nhằm rút ngắn chiều dài dây dẫn chính, qua đó giảm độ trễ phát sinh trong quá trình truyền dữ liệu.

Cũng tại sự kiện này, Huawei cho biết đã áp dụng Định luật giảm tỷ lệ Tau để thiết kế và sản xuất 381 loại chip trong 6 năm qua. Công ty nhấn mạnh đây không phải là một sản phẩm đơn lẻ, mà là nguyên tắc thiết kế được áp dụng xuyên suốt nhiều cấp độ, từ linh kiện đến hệ thống.

Sản phẩm đầu tiên áp dụng công nghệ này là chip Kirin, dự kiến ra mắt vào mùa thu năm 2026. Đây sẽ là sản phẩm đầu tiên tích hợp cấu trúc LogicFolding.

Trong thông báo chính thức ngày 25 tháng 5, Huawei cho biết đặt mục tiêu đến năm 2031 sẽ nâng mật độ bóng bán dẫn của các chip hiệu năng cao được thiết kế theo hướng này lên mức tương đương tiến trình 14 angstrom (Å), tức khoảng 1,4 nanomet. Công ty làm rõ đây là mục tiêu về mật độ bóng bán dẫn tương đương, chứ không phải sản xuất đại trà theo tiến trình 1,4 nanomet trên thực tế.

Hướng đi này gắn liền với bối cảnh ngành bán dẫn Trung Quốc đang bị hạn chế tiếp cận thiết bị quang khắc tiên tiến. Giới quan sát nhận định đây là cách Huawei tìm kiếm cải thiện hiệu năng thông qua thiết kế và đóng gói, thay vì chỉ dựa vào việc thu nhỏ tiến trình sản xuất.

Ông Jensen Huang, Tổng giám đốc điều hành (CEO) của Nvidia(NVDA), nhận định Định luật giảm tỷ lệ Tau là “bước đột phá đối với Huawei” trong một cuộc phỏng vấn tại Đài Loan ngày 28 tháng 5, theo TechNews. Phát biểu này được xem là ghi nhận nỗ lực của Huawei trong việc dùng công nghệ thiết kế để vượt qua giới hạn về công nghệ chế tạo.

Tuy nhiên, ông Huang cũng cho rằng công nghệ xếp chồng chip, đóng gói ba chiều (3D) và hàn lai (hybrid bonding) là lĩnh vực mà Đài Loan và TSMC(TSM) đã phát triển trong khoảng 10 năm qua, nên hướng đi của Huawei không phải là mối đe dọa đối với TSMC. Nói cách khác, công nghệ này khó có thể ngay lập tức thay thế cuộc cạnh tranh tiến trình bán dẫn tiên tiến hiện nay.

South China Morning Post nhận định vẫn cần kiểm chứng liệu Định luật giảm tỷ lệ Tau có thực sự là một bước đột phá hay chỉ là tuyên bố được thổi phồng. Tờ báo cho rằng mức độ hiện thực hóa các mục tiêu về hiệu năng và mật độ mà Huawei đưa ra trên sản phẩm thực tế sẽ là thước đo đánh giá.

Hiện chưa xác nhận được mối liên hệ trực tiếp giữa thông tin này với thị trường tiền mã hóa và blockchain. Tuy nhiên, trong bối cảnh AI tác động đồng thời đến nhu cầu bán dẫn và quy trình sản xuất, chi phí cung ứng thiết bị tính toán cho trung tâm dữ liệu có liên quan gián tiếp đến môi trường GPU và máy chủ AI mà các doanh nghiệp hạ tầng blockchain đang sử dụng.