Đầu năm 2027, Samsung Electronics đặt mục tiêu hoàn tất 3D Cube-H

Samsung Electronics (005930) đặt mục tiêu hoàn tất phát triển 3D Cube-H và chế tạo bộ công cụ thiết kế đầu tiên vào đầu năm 2027, sau đó đánh giá công nghệ với khách hàng tiềm năng.

MarsBit đưa tin về kế hoạch này lúc 15 giờ 50 ngày 10 (giờ Hàn Quốc).

3D Cube-H là công nghệ đóng gói dùng phương pháp liên kết lai để xếp chồng và kết nối các chip theo chiều dọc. Công nghệ này được đề xuất để xếp chồng các chip logic như GPU, hoặc ghép chip logic lên các chip nhớ như bộ nhớ băng thông cao (HBM), nhằm ứng dụng trong chip AI hiệu năng cao.

3D Cube-T do Samsung Electronics phát triển trước đó sử dụng phương pháp ép nhiệt để kết nối chip, còn 3D Cube-H đang được phát triển sẽ dùng liên kết lai. Theo bài viết, khoảng cách đầu nối tối thiểu vào khoảng 25 µm với phương pháp ép nhiệt và khoảng 6 µm với 3D Cube-H. Liên kết lai nối trực tiếp đồng giữa các chip, có thể tăng mật độ kết nối và giảm năng lượng trên mỗi bit; đặc tính nhiệt của phương pháp này cũng khác với ép nhiệt. Đây là các số liệu về khoảng cách đầu nối, không phải kết quả đo hiệu năng của sản phẩm hoàn chỉnh.

3D Cube-H ghép các chip được chế tạo riêng ở công đoạn đóng gói, khác với DRAM 3D, công nghệ xếp chồng các ô nhớ theo chiều dọc. TokenPost từng đưa tin SK hynix xác định khả năng tản nhiệt, kết nối mật độ cao và tích hợp quy trình là những thách thức trong thương mại hóa DRAM 3D.